이성훈 SK하닉 부사장 "메모리 산업, 전례 없는 기술 장벽 직면할 것"

[이데일리 송재민 기자] “반도체 업계는 앞으로 10년간 지금까지 우리가 경험하지 못했던 난이도를 맞이할 것입니다.”

이성훈 SK하이닉스 부사장은 11일 서울 강남구 코엑스에서 열린 ‘세미콘 코리아 2026’ 기조연설에서 메모리 산업이 전례 없는 기술 장벽에 직면할 것이라며 이같이 밝혔다.

이성훈 SK하이닉스 부사장이 11일 서울 코엑스에서 열린 세미콘 코리아 2026에서 메모리 기술의 변곡점을 주제로 강연을 하고 있다. (사진=송재민 기자)

이 부사장은 이날 ‘메모리 기술의 변곡점’을 주제로 강연하며 산업이 구조적 전환기에 들어섰다고 진단했다. 그는 “반도체 업계는 지금 기술 변곡점 시대로 진입하고 있다”고 말했다.

기술 난이도가 가파르게 상승하는 가운데, 인공지능(AI) 활용 등 기술 혁신을 통해 돌파구를 마련할 수 있을 것이라는 설명이다. 또 다른 해법으로 생태계 차원의 데이터 협력을 제시했다. 이 부사장은 “AI가 도입되는 시대에서는 각사가 데이터를 어떻게 공유할 수 있을지 함께 고민해야 한다”고 강조했다.

이어 반도체 산업 특성상 지식재산(IP) 보호 문제로 데이터 공유에 보수적으로 접근해 온 것이 사실이라면서도, 장비·소재·제조가 연결된 에코시스템 전반에 AI가 적용된다면 개발 속도를 유지하는 데 도움이 될 것이라고 설명했다.

기술 난도 상승에 대응하기 위해 연구개발(R&D) 방식도 빠르게 진화하고 있다. SK하이닉스는 소재 탐색 과정에 AI를 도입해 한 물질을 찾는 시간을 기존 대비 400분의 1 수준으로 줄였고, 엔비디아와 협력한 공정 프로젝트에서는 필요한 웨이퍼 수를 10분의 1로 감소시키는 성과를 거뒀다고 밝혔다.

이 부사장은 “기존의 R&D는 사람과 리소스를 투입해 기간을 단축하는 ‘맨먼스(man-month) 기반’ 방식이었다”며 “AI 시대에 걸맞게 R&D에도 AI가 도입돼야 한다고 생각한다”고 말했다.

그는 메모리 산업의 본질을 “적시에 좋은 제품을 시장에 출시하는 경쟁”이라고 규정하며 기술 개발 기간을 맞추는 것이 핵심이라고 설명했다. 특히 D램이 10나노급 이하 공정으로 진입하고 낸드가 100단 이상 적층 구조로 발전하면서 기술 난도가 가파르게 상승하고 있다고 분석했다.

이에 따라 SK하이닉스는 주요 공정을 모듈화해 여러 세대에 활용하는 ‘테크 플랫폼’을 구축하고 협력사와 로드맵을 공유하는 방식으로 대응해왔다고 밝혔다. 이러한 협업 모델이 개발 속도(케이던스)를 유지하는 데 기여했다는 설명이다. 또한 축적된 데이터를 활용해 다음 세대 기술 난이도를 예측하고 이를 낮추기 위한 전략으로 ‘LOD(Level of Difficulty)’ 개념을 도입했다고 설명했다.

향후 기술 방향도 제시했다. D램은 스케일링을 넘어 본딩 기술이 도입되고, 버티컬 채널 구조를 거쳐 셀을 적층하는 3D D램까지 발전할 것으로 전망했다. 낸드는 이미 3D 구조로 전환했지만 적층이 높아질수록 채널 길이가 길어져 전류 한계가 나타나고 있어 구조 혁신과 공정 개선, 나아가 새로운 채널 물질 개발까지 검토하고 있다고 밝혔다.

이 부사장은 “증가하는 비용을 억제하기 위해 하이 스펙 공정들을 합쳐 한 번에 구현할 수 있을지 고민하고 있다”고 덧붙였다.